EMV-konformes Leiterplatten- und IC-Design in der Entwicklung - Fachforum

OTTI e.V.
In Regensburg

1.160 
MwSt.-frei
Möchten Sie den Bildungsanbieter lieber direkt anrufen?
09412... Mehr ansehen
Möchten Sie sich zu diesem Kurs beraten lassen?

Wichtige informationen

Tipologie Seminar
Niveau Anfänger
Beginn Regensburg
Dauer 2 Tage
  • Seminar
  • Anfänger
  • Regensburg
  • Dauer:
    2 Tage
Beschreibung

- Grundlagen des EMV-Leiterplatten-Designs
- EMV-Anwendungen passiver Bauelemente
- Simulationsunterstützte EMV-Analyse
- Emission und Störfestigkeit von integrierten Schaltkreisen
- EMV von Schaltnetzteilen
- High-Speed-Leiterplatten-Design und Signal Integrity Simulation mit Freeware Tools

Wichtige informationen
Veranstaltungsort(e)

Wo und wann

Beginn Lage
auf Anfrage
Regensburg
Bayern, Deutschland
Beginn auf Anfrage
Lage
Regensburg
Bayern, Deutschland

Häufig gestellte Fragen

· An wen richtet sich dieser Kurs?

Ingenieure und Techniker im Bereich Hardwareentwicklung, Leiterplatten- oder EMV-Design Layouter und Entwickler für elektronische Baugruppen mit erhöhten Anforderungen bzgl. EMV- und High-Speed-Anwendungen

Was lernen Sie in diesem Kurs?

Simulationsunterstützte EMV-Analyse
EMV von Schaltnetzteilen
Grundlagen des EMV-Leiterplatten-Designs

Dozenten

Hartwig Reindl
Hartwig Reindl
EMV/Simulation

Herr Reindl ist seit 1989 im Fachbereich EMV tätig. 1995 wechselte er zu Siemens AT nach Regensburg und initiierte dort den zentralen EMV-Design-Support. Ab 2005 war er verantwortlich für die EMC-Engineering Teams und die EMV-Simulation bei der Continental Automotive GmbH. Heute arbeitet er für die Firma AVL Trimerics GmbH und hat die Leitung für den Geschäftsbereich EMV/Simulation.

Themenkreis

1. Tag, 09:00 bis 17:20 Uhr

1. Kurze Einführung zum Konzept des Fachforums

Hartwig Reindl

2. EMV auf Chipebene: Störaussendung

  • Emissionsquellen und Maßnahmen zur Störabsenkung

Dipl.-Ing. Thomas Steinecke

3. EMV auf Chipebene: Störfestigkeit und Messverfahren

  • Störsenken und Maßnahmen zur Erhöhung der Störfestigkeit
  • IC-EMV-Messverfahren gemäß BISS

Dipl.-Ing. Thomas Steinecke

4. Anwendung passiver Bauelemente zur Verbesserung der EMV

  • Frequenzverhalten passiver Bauelemente
  • Einflüsse der Leiterplatte
  • Beispiele zur Filterdimensionierung

Dipl.-Ing. Felix Müller

5. Simulationsunterstützte EMV-Analyse

  • Simulationstools und Modelle
  • Abbildung der realen Messumgebung in der Simulation
  • Praxisbezogene Simulationsanwendungen für Problemstellungen

Dipl.-Ing. Felix Müller

6. EMV von Schaltnetzteilen

  • Funktionsprinzip eines Schaltnetzteils
  • Schaltnetzteiltypen und deren Anwendung
  • Elektromagnetische und parasitäre Eigenschaften
  • Schaltungstechnische und Layout-Maßnahmen

Prof. Dr.-Ing. Günter Keller

Stadtführung und gemeinsames Abendessen

2. Tag, 08:30 bis 16:00 Uhr

1. EMV auf Leiterplattenebene

  • Stromlaufplan und Bildung von Funktionsgruppen
  • Systematisches Vorgehen zur Designerstellung
  • Analyse verschiedener Masse- und Versorgungssysteme
  • EMV-gerechtes Design von High-Speed-Leitungen, Microcontrollern, ESD
  • Burst/Surge Thematik
  • Designbeispiele

Hartwig Reindl

2. Theoretische Grundlagen zu High-Speed-Design und Signal Integrity (SI)

  • Was ist High-Speed-/Low-Speed-Design?
  • Grundlagen: Leitungsparameter und Eigenschaften digitaler I/Os
  • „High-Speed“-Probleme und -Lösungen: Terminierung, Topologie, Übersprechen
  • Einfluss des Lagenaufbaus auf Leitungsimpedanz und Crosstalk
  • Beispiele mit Berücksichtigung spezieller Leiterplattentechnologien
  • IBIS als Basis der Signal Integrity Analyse, Grundsätzliches zu IBIS Modellen

Dipl.-Ing. (FH) Wolfgang Röhrner

3. Signal Integrity (SI) in der Praxis

  • Konkretes Simulationsbeispiel mit Freeware Tools

Erfolge des Zentrums

Zusätzliche Informationen

Weitere Informationen finden Sie unter:
http://www.otti.de/veranstaltung/id/fachforum-emv-konformes-leiterplatten-und-ic-design-in-der-entwicklung.html

User, die sich für diesen Kurs interessiert haben, interessierten sich auch für...
Mehr ansehen