EMV-konformes Leiterplatten- und IC-Design in der Entwicklung - Fachforum

1. Kurze Einführung zum Konzept des Fachforums

Hartwig Reindl

2. EMV auf Chipebene: Störaussendung

• Emissionsquellen und Maßnahmen zur Störabsenkung

Dipl.-Ing. Thomas Steinecke

3. EMV auf Chipebene: Störfestigkeit und Messverfahren

• Störsenken und Maßnahmen zur Erhöhung der Störfestigkeit
• IC-EMV-Messverfahren gemäß BISS

Dipl.-Ing. Thomas Steinecke

4. Anwendung passiver Bauelemente zur Verbesserung der EMV

• Frequenzverhalten passiver Bauelemente
• Einflüsse der Leiterplatte
• Beispiele zur Filterdimensionierung

Dipl.-Ing. Felix Müller

5. Simulationsunterstützte EMV-Analyse

• Simulationstools und Modelle
• Abbildung der realen Messumgebung in der Simulation
• Praxisbezogene Simulationsanwendungen für Problemstellungen

Dipl.-Ing. Felix Müller

6. EMV von Schaltnetzteilen

• Funktionsprinzip eines Schaltnetzteils
• Schaltnetzteiltypen und deren Anwendung
• Elektromagnetische und parasitäre Eigenschaften
• Schaltungstechnische und Layout-Maßnahmen

Prof. Dr.-Ing. Günter Keller

Stadtführung und gemeinsames Abendessen

1. EMV auf Leiterplattenebene

• Stromlaufplan und Bildung von Funktionsgruppen
• Systematisches Vorgehen zur Designerstellung
• Analyse verschiedener Masse- und Versorgungssysteme
• EMV-gerechtes Design von High-Speed-Leitungen, Microcontrollern, ESD
• Burst/Surge Thematik
• Designbeispiele

Hartwig Reindl

2. Theoretische Grundlagen zu High-Speed-Design und Signal Integrity (SI)

• Was ist High-Speed-/Low-Speed-Design?
• Grundlagen: Leitungsparameter und Eigenschaften digitaler I/Os
• „High-Speed“-Probleme und -Lösungen: Terminierung, Topologie, Übersprechen
• Einfluss des Lagenaufbaus auf Leitungsimpedanz und Crosstalk
• Beispiele mit Berücksichtigung spezieller Leiterplattentechnologien
• IBIS als Basis der Signal Integrity Analyse, Grundsätzliches zu IBIS Modellen

Dipl.-Ing. (FH) Wolfgang Röhrner

3. Signal Integrity (SI) in der Praxis

• Konkretes Simulationsbeispiel mit Freeware Tools