TAE - Technische Akademie Esslingen

      Digitales Hardwaredesign mit VHDL und FPGAs

      TAE - Technische Akademie Esslingen
      In Ostfildern

      1.410 
      MwSt.-frei
      Möchten Sie den Bildungsanbieter lieber direkt anrufen?
      711 3... Mehr ansehen

      Wichtige informationen

      Tipologie Seminar
      Niveau Fortgeschritten
      Ort Ostfildern
      Unterrichtsstunden 24h
      Dauer 3 Tage
      • Seminar
      • Fortgeschritten
      • Ostfildern
      • 24h
      • Dauer:
        3 Tage
      Beschreibung

      Sie erwerben grundlegende Kenntnisse in der Sprache VHDL und lernen die Anwendung im Entwurf von FPGAs kennen. Wesentliche VHDL-Konstruktionen, die für die Beschreibung digitaler Hardware notwendig sind, werden erläutert. Ausgehend von einer kurzen Einführung in FPGAs werden Sie erfahren, wie die Umsetzung von VHDL-Beschreibungen in FPGA-Hardware mit Hilfe von
      Synthesetools erfolgt.
      Sie lernen effiziente VHDL-Beschreibungen für häufig verwendete Baugruppen wie Schaltwerke, Arithmetik, Busse, I/O-Schnittstellen oder Speicher kennen.

      Einrichtungen (1)
      Wo und wann
      Beginn Lage
      auf Anfrage
      Ostfildern
      An Der Akademie 5, 73760, Baden-Württemberg, Deutschland
      Karte ansehen
      Beginn auf Anfrage
      Lage
      Ostfildern
      An Der Akademie 5, 73760, Baden-Württemberg, Deutschland
      Karte ansehen

      Fragen & Antworten

      Teilen Sie Ihre Fragen und andere User können Ihnen antworten

      Was lernen Sie in diesem Kurs?

      Fachkenntnisse
      Berufserfahrung

      Dozenten

      Trainer TAE
      Trainer TAE
      Spezialgebiet

      Themenkreis

      Das Ziel des Seminars ist eine praxisorientierte VHDL-Grundlagenschulung. Sie lernen die wesentlichen VHDL-Konstruktionen kennen, die für die Entwicklung von digitaler, synchroner Hardware benötigt werden. Ferner wird gezeigt, wie Korrektheit und Funktionalität des VHDL-Codes durch Simulationen überprüft werden können. Anhand von vielen praktischen Beispielen lernen Sie auch mögliche Fallstricke kennen, so dass Sie durch das Seminar Ihre Einlernphase für VHDL erheblich verkürzen.

      Neben der Vermittlung der theoretischen Inhalte werden Laborübungen am PC durchgeführt. Sie werden anhand von kleineren Übungsbeispielen VHDL-Code erstellen und diesen dann mit dem Simulator der Xilinx ISE jeweils überprüfen und simulieren.

      Inhalt des Seminars:
      > Einführung in den Hardwareentwurf mit VHDL
      > grundlegende Konzepte von VHDL
      > Objekte, Datentypen und Operatoren
      > sequentielle und nebenläufige Anweisungen
      > Simulation, Signal und Variable
      > Unterprogramme und Packages
      > Auflösungsfunktionen, mehrwertige Logik und IEEE-Datentypen
      > weitere Konstruktionen für Strukturbeschreibungen
      > Übungen: Erstellung und Simulation von VHDL-Modellen

      Referent:
      Prof. Dr.-Ing. F. Kesel
      Hochschule Pforzheim


      Vergleichen Sie und treffen Sie die beste Wahl:
      Mehr ansehen